RDF/XML JSON-LD N3/Turtle RDF/JSON

Aranda Barjola, Luis Alberto luis.aranda@urjc.es

Ciencias de la Computación, Arquitectura de Computadores, Lenguajes y Sistemas Informáticos y Estadística e Investigación Operativa / Universidad Rey Juan Carlos

Actividades

Logic Neural Networks for Efficient FPGA Implementation

  • Ramírez, I
  • Garcia-Espinosa, FJ
  • Concha, D
  • Aranda, LA

Ieee Transactions On Circuits And Systems I-Regular Papers (p. 3390-3398) - 1/7/2025

10.1109/tcsi.2024.3488119 Ver en origen

  • ISSN 15498328

ACME-2: Improving the Extraction of Essential Bits in Xilinx SRAM-Based FPGAs

  • Alberto Aranda, Luis
  • Ruano, Oscar
  • Garcia-Herrero, Francisco
  • Antonio Maestro, Juan

Ieee Transactions On Circuits And Systems Ii-Express Briefs (p. 1577-1581) - 1/1/2022

10.1109/tcsii.2021.3105558 Ver en origen

  • ISSN 15497747
Open Access

Fault Injection Emulation for Systems in FPGAs: Tools, Techniques and Methodology, a Tutorial

  • Ruano, Oscar
  • Garcia Herrero, Francisco
  • Aranda, Luis Alberto
  • Sanchez Macian Perez, Alfonso Alejandro
  • Rodriguez, Laura
  • Maestro, Juan Antonio

Sensors (p. 1-23) - 1/2/2021

10.3390/s21041392 Ver en origen

  • EISSN 1424-8220
  • ISSN 14248220

Reliability Analysis of ASIC Designs With Xilinx SRAM-Based FPGAs

  • Aranda, Luis Alberto
  • Ruano, Oscar
  • Garcia-Herrero, Francisco
  • Maestro, Juan Antonio

Ieee Access (p. 140676-140685) - 1/1/2021

10.1109/access.2021.3119633 Ver en origen

  • ISSN 21693536

Efficient Majority-Logic Reed-Solomon Decoders for Single Symbol Correction

  • Garcia Herrero, Francisco
  • Sanchez Macian Perez, Alfonso Alejandro
  • San Isidro, Mateo
  • Aranda, Luis Alberto
  • Maestro, Juan Antonio

Ieee Transactions On Device And Materials Reliability (p. 390-394) - 1/6/2020

10.1109/tdmr.2020.2980754 Ver en origen

  • EISSN 1558-2574
  • ISSN 1530-4388
Open Access

An Algorithmic-Based Fault Detection Technique for the 1-D Discrete Cosine Transform

  • Aranda, Luis Alberto
  • Sanchez Macian Perez, Alfonso Alejandro
  • Maestro, Juan Antonio

Ieee Transactions On Very Large Scale Integration (Vlsi) Systems (p. 1336-1340) - 1/5/2020

10.1109/tvlsi.2020.2969094 Ver en origen

  • EISSN 1557-9999
  • ISSN 10638210
Open Access

A Methodology to Analyze the Fault Tolerance of Demosaicking Methods against Memory Single Event Functional Interrupts (SEFIs)

  • Aranda, Luis Alberto
  • Sanchez Macian Perez, Alfonso Alejandro
  • Maestro, Juan Antonio

Electronics (p. 1-12) - 1/10/2020

10.3390/electronics9101619 Ver en origen

  • EISSN 2079-9292
  • ISSN 08834989

Reliability Analysis of the SHyLoC CCSDS123 IP Core for Lossless Hyperspectral Image Compression Using COTS FPGAs

  • Aranda, Luis Alberto
  • Sanchez, Antonio
  • Garcia-Herrero, Francisco
  • Barrios, Yubal
  • Sarmiento, Roberto
  • Maestro, Juan Antonio

Electronics - 1/10/2020

10.3390/electronics9101681 Ver en origen

  • ISSN 08834989

Toward a Fault-Tolerant Star Tracker for Small Satellite Applications

  • Aranda, Luis Alberto
  • Reviriego, Pedro
  • Maestro, Juan Antonio

Ieee Transactions On Aerospace And Electronic Systems (p. 3421-3431) - 1/10/2020

10.1109/taes.2020.2971289 Ver en origen

  • ISSN 00189251
Open Access

Radiation Hardened Digital Direct Synthesizer With CORDIC for Spaceborne Applications

  • Aranda, Luis Alberto
  • Garcia Herrero, Francisco
  • Esteban, Luis
  • Sanchez Macian Perez, Alfonso Alejandro
  • Maestro, Juan Antonio

Ieee Access (p. 83167-83176) - 1/1/2020

10.1109/access.2020.2991882 Ver en origen

  • EISSN 2169-3536
  • ISSN 21693536

Este/a investigador/a no tiene libros.

Este/a investigador/a no tiene capítulos de libro.

A Real-time Demonstrator for Image Classification using FPGA-based Logic Neural Networks

  • Concha, D
  • Garcia-Espinosa, FJ
  • Ramírez, I
  • Aranda, LA

Proceedings Of Spie - The International Society For Optical Engineering - 1/1/2024

10.1117/12.3017459 Ver en origen

  • ISSN 0277786X

Este/a investigador/a no tiene documentos de trabajo.

Este/a investigador/a no tiene informes técnicos.

Diseño, implementación y evaluación de redes neuronales tolerantes a fallos en hardware de alto rendimiento, destinadas a aplicaciones de conducción y control autónomo de vehículos espaciales.

  • Schiavi, Emanuele (Investigador/a)
  • Aranda Barjola, Luis Alberto (Investigador principal (IP))
  • Ramírez Díaz, Iván (Investigador principal (IP))
  • Cuesta Infante, Alfredo (Investigador/a)
  • Hortelano Haro, Diego (Investigador/a)

Ejecución: 01-01-2025 - 31-12-2025

  • iMarina

Adquisición de equipamiento para Altas Capacidades Computación.

  • Pérez Peló, Sergio (Investigador/a)
  • Aranda Barjola, Luis Alberto (Investigador/a)
  • García Espinosa, Francisco José (Investigador/a)
  • Rodríguez Uribe, Nicolás (Investigador/a)
  • Maes Bermejo, Michel (Investigador/a)
  • Moreno San Segundo, José Ángel (Investigador/a)
  • Ramírez Díaz, Iván (Investigador/a)
  • Hortelano Haro, Diego (Investigador/a)
  • Yuste Moure, Javier (Investigador/a)
  • Concha Gómez, David (Investigador/a)
  • Lozano Osorio, Isaac (Investigador/a)
  • Martín Santamaría, Raúl (Investigador principal (IP))
  • Cavero Díaz, Sergio (Investigador/a)
... Ver más Contraer

Ejecución: 01-01-2025 - 31-12-2025

  • iMarina

Este/a investigador/a no tiene tesis dirigidas.

Este/a investigador/a no tiene patentes o licencias de software.

Última actualización de los datos: 26/09/25 4:23