RDF/XML JSON-LD N3/Turtle RDF/JSON
Perfil en el portal institucional

Torre Arnanz, Eduardo De La eduardo.delatorre@upm.es

AUTOMÁTICA, INGENIERÍA ELÉCTRICA Y ELECTRÓNICA E INFORMÁTICA INDUSTRIAL / Universidad Politécnica de Madrid

Actividades

A scalable H.264/AVC deblocking filter architecture

  • Cervero, T.
  • Otero, A.
  • Lopez, S.
  • de la Torre, E.
  • Callico, G. M.
  • Riesgo, T.
  • Sarmiento, R.;
... Ver más Contraer

Journal Of Real-Time Image Processing (p. 81-105) - 1/6/2016

10.1007/s11554-013-0359-9 Ver en origen

  • ISSN 18618200

A modular architecture for nodes in wireless sensor networks

  • Portilla, J
  • de Castro, A
  • de la Torre, E
  • Riesgo, T

Journal Of Universal Computer Science (p. 328-339) - 28/4/2006

10.3217/jucs-012-03-0328 Ver en origen

  • ISSN 0948695X

A dynamically reconfigurable BBNN architecture for scalable neuroevolution in hardware

  • García A
  • Zamacola R
  • Otero A
  • de la Torre E

Electronics - 1/5/2020

10.3390/electronics9050803 Ver en origen

  • ISSN 08834989

A Runtime-Scalable and Hardware-Accelerated Approach to On-Board Linear Unmixing of Hyperspectral Images

  • Ortiz, Alberto
  • Rodriguez, Alfonso
  • Guerra, Raul
  • Lopez, Sebastian
  • Otero, Andres
  • Sarmiento, Roberto
  • de la Torre, Eduardo;
... Ver más Contraer

Remote Sensing - 1/11/2018

10.3390/rs10111790 Ver en origen

  • ISSN 20724292

A NEW APPROACH ON FAULT LIST HANDLING FOR FASTER FAULT ELIMINATION AND DIRECT TEST VECTOR GENERATION

  • AGUADO, MJ
  • CONESA, JL
  • DELATORRE, E
  • UCEDA, J;

Microprocessing And Microprogramming (p. 853-860) - 1/1/1991

10.1016/0165-6074(91)90449-4 Ver en origen

  • ISSN 01656074

A Machine-Learning-Based Distributed System for Fault Diagnosis with Scalable Detection Quality in Industrial IoT

  • Marino, R.
  • Wisultschew, C.
  • Otero, A.
  • Lanza-Gutierrez, J.M.
  • Portilla, J.
  • Torre, E.D.L.

Ieee Internet Of Things Journal (p. 4339-4352) - 1/1/2021

Editor: Institute of Electrical and Electronics Engineers Inc.

10.1109/jiot.2020.3026211 Ver en origen

  • ISSN 23274662
  • ISSN/ISBN 2327-4662

FPGAs: Fundamentals, advanced features, and applications in industrial electronics

  • Andina JJR
  • de la Torre Arnanz E
  • Peña MDV

(p. 1-250) - 1/1/2017

10.1201/9781315162133 Ver en origen

Wireless Sensor Networks: From Real World to System Integration - Alternative Hardware Approaches

  • Portilla J
  • Otero A
  • Rosello V
  • Valverde J
  • Krasteva Y
  • de la Torre E
  • Riesgo T
... Ver más Contraer

Comprehensive Materials Processing (p. 353-373) - 1/1/2014

10.1016/b978-0-08-096532-1.01313-3 Ver en origen

Run-time scalable architecture for deblocking filtering in H.264/AVC and SVC video codecs

  • Teresa Cervero
  • S. López
  • G. Gallicó
  • OTERO MARNOTES, JOSE ANDRES
  • RIESGO ALCAIDE, TERESA
  • TORRE ARNANZ, EDUARDO DE LA

Embedded Systems Design With Fpgas (p. 173-199) - 1/11/2013

10.1007/978-1-4614-1362-2_8 Ver en origen

FPGAs and reconfigurable systems

  • Rodriguez-Andina JJ
  • de la Torre E

Fundamentals Of Industrial Electronics (p. 24-1-24-18) - 19/4/2016

  • iMarina

Dynamic reconfigurable NoC (DRNoC) architecture: Application to fast NoC emulation

  • Krasteva Y
  • de la Torre E
  • Riesgo T

Dynamic Reconfigurable Network-On-Chip Design: Innovations For Computational Processing And Communication (p. 220-254) - 1/12/2010

10.4018/978-1-61520-807-4.ch009 Ver en origen

Adaptivity and Self-awareness of CPSs and CPSoSs

  • De La Torre E

Heterogeneous Cyber Physical Systems Of Systems (p. 37-60) - 1/1/2021

  • iMarina

Virtual Architectures for Partial Runtime Reconfigurable Systems. Application to Network on Chip based SoC Emulation

  • Krasteva Y
  • De La Torre E
  • Riesgo T

Ieee Annual Conference Of The Ieee Industrial Electronics Society (Iecon'08) (p. 0-0) - 10/11/2008

10.1109/iecon.2008.4758347 Ver en origen

Virtex II FPGA bitstream manipulation: Application to reconfiguration control systems

  • Krasteva Y
  • De La Torre E
  • Riesgo T
  • Joly D

Proceedings - 2006 International Conference On Field Programmable Logic And Applications, Fpl (p. 717-720) - 1/12/2006

10.1109/fpl.2006.311298 Ver en origen

Using Partial Reconfiguration for SoC Design and Implementation

  • F. Tobajas
  • TORRE ARNANZ, EDUARDO DE LA
  • PORTILLA BERRUECO, JORGE

Proceedings Of Spie - The International Society For Optical Engineering (p. 736.306-1.736.304) - 14/9/2009

10.1117/12.821718 Ver en origen

  • ISSN 0277786X

Use of standards in electronic design

  • Riesgo T
  • de la Torre E
  • Torroja Y
  • Uceda J

Iecon-2002: Proceedings Of The 2002 28th Annual Conference Of The Ieee Industrial Electronics Society, Vols 1-4 (p. 407-412) - 1/12/1996

  • iMarina

Towards fine and medium grain dynamic functional extraction for HW/SW acceleration

  • Matev, V.
  • de la Torre, E.
  • Riesgo, T.;

2007 3rd Southern Conference On Programmable Logic, Proceedings (p. 93-+) - 27/9/2007

10.1109/spl.2007.371730 Ver en origen

Towards fine and medium grain dynamic functional extraction

  • RIESGO ALCAIDE, TERESA
  • TORRE ARNANZ, EDUARDO DE LA
  • STEFANOV MATEV, VLADIMIR

1/2/2007

  • iMarina

Teaching hybrid HW/SW embedded system design using FPGA-based devices

  • RIESGO ALCAIDE, TERESA
  • TORRE ARNANZ, EDUARDO DE LA
  • Rodriguez Medina, Alfonso
  • PORTILLA BERRUECO, JORGE

2016 Conference On Design Of Circuits And Integrated Systems, Dcis 2016 - Proceedings (p. 161-166) - 6/2/2017

10.1109/dcis.2016.7845372 Ver en origen

Teaching embedded systems and microcontrollers using scale models

  • Torroja, Y
  • Garcia, O
  • Riesgo, T
  • de la Torre, E

Iecon-2002: Proceedings Of The 2002 28th Annual Conference Of The Ieee Industrial Electronics Society, Vols 1-4 (p. 2180-2183) - 1/12/2005

10.1109/iecon.2005.1569242 Ver en origen

TESTING VLSI CIRCUITS FROM VHDL DESCRIPTIONS

  • RIESGO, T
  • TORROJA, Y
  • DELATORRE, E
  • UCEDA, J;

Proceedings Of The 1992 International Conference On Industrial Electronics, Control, Instrumentation, And Automation, Vols 1-3 (p. 1052-1057) - 1/1/1992

10.1109/iecon.1992.254467 Ver en origen

Straight method for reallocation of complex cores by dynamic reconfiguration in Virtex II FPGAs

  • Krasteva Y
  • Jimeno A
  • De La Torre E
  • Riesgo T

Proceedings Of The International Workshop On Rapid System Prototyping (p. 77-83) - 18/10/2005

10.1109/rsp.2005.45 Ver en origen

  • ISSN 10746005

Este/a investigador/a no tiene documentos de trabajo.

Este/a investigador/a no tiene informes técnicos.

WSN Development, Planning and Commissioning & Maintenance ToolSet

  • TORRE ARNANZ, EDUARDO DE LA (Participante)
  • MORENO GONZALEZ, FELIX ANTONIO (Participante)
  • PORTILLA BERRUECO, JORGE (Participante)
  • RIESGO ALCAIDE, TERESA (Investigador principal (IP))

Ejecución: 01-01-2011 - 31-12-2014

Tipo: Nacional

Importe financiado: 242569,60 Euros.

  • iMarina

Tecnologías de IoT cognitiva para una transición digital segura centrada en las personas

  • HERNANDEZ LORITE, ROGELIO (Miembro del equipo de trabajo)
  • SUN, JUNJIAO (Miembro del equipo de trabajo)
  • PEREZ TORRERO, FERNANDO (Miembro del equipo de trabajo)
  • MUJICA ROJAS, GABRIEL NOE (Participante)
  • Rodriguez Medina, Alfonso (Participante)
  • OTERO MARNOTES, JOSE ANDRES (Participante)
  • MARIÑO ANDRES, RODRIGO (Participante)
  • ENCINAS ANCHUSTEGUI, JUAN (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Participante)
  • PORTILLA BERRUECO, JORGE (Investigador principal (IP))
... Ver más Contraer

Ejecución: 01-12-2022 - 30-11-2024

Tipo: Nacional

Importe financiado: 245065,00 Euros.

  • iMarina

TECNOCAI. Tecnologías eficientes e inteligentes orientadas a la salud y al confort en ambientes interiores.

  • Rodriguez Medina, Alfonso (Participante)
  • ZAMACOLA ALCALDE, RAFAEL MARIA (Participante)
  • ZATO RECELLADO, José Gabriel (Investigador principal (IP))
  • RIESGO ALCAIDE, TERESA (Investigador principal (IP))
  • CECILIA FERNÁNDEZ-CONDE, LOURDES (Participante)
  • PORTILLA BERRUECO, JORGE (Participante)
  • MORENO GONZALEZ, FELIX ANTONIO (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Participante)
  • NARANJO HERNANDEZ, JOSE EUGENIO (Participante)
... Ver más Contraer

Ejecución: 01-12-2009 - 01-12-2012

Tipo: Nacional

Importe financiado: 26100,00 Euros.

  • iMarina

TALENT-HIPSTER: HIgh Performance Systems and Technologies for E-health and fish faRming

  • CEBRIAN CASTEL, PEDRO LUIS (Miembro del equipo de trabajo)
  • Señor Sánchez, Jaime (Miembro del equipo de trabajo)
  • VILLA ROMERO, MANUEL (Miembro del equipo de trabajo)
  • Sutradhar, Pallab (Miembro del equipo de trabajo)
  • MARTIN PEREZ, ALBERTO (Miembro del equipo de trabajo)
  • MONTERO CORDAL, LUCAS (Miembro del equipo de trabajo)
  • URBANOS GARCIA, GEMMA (Miembro del equipo de trabajo)
  • VAZQUEZ IGLESIAS, DANIEL (Miembro del equipo de trabajo)
  • PORTILLA BERRUECO, JORGE (Investigador principal (IP))
  • JUAREZ MARTINEZ, EDUARDO (Investigador principal (IP))
  • PESCADOR DEL OSO, FERNANDO (Participante)
  • LOBO PEREA, PEDRO JOSE (Participante)
  • MUJICA ROJAS, GABRIEL NOE (Participante)
  • Rodriguez Medina, Alfonso (Participante)
  • GARRIDO GONZALEZ, MATIAS JAVIER (Participante)
  • CHAVARRIAS LAPASTORA, MIGUEL (Participante)
  • SANZ ALVARO, CESAR (Participante)
  • GROBA GONZALEZ, ANGEL MANUEL (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Participante)
  • MENESES CHAUS, JUAN MANUEL (Miembro del equipo de trabajo)
  • SANCHO ARAGON, JAIME (Miembro del equipo de trabajo)
  • OTERO MARNOTES, JOSE ANDRES (Miembro del equipo de trabajo)
  • MARIÑO ANDRES, RODRIGO (Miembro del equipo de trabajo)
... Ver más Contraer

Ejecución: 01-09-2021 - 31-08-2024

Tipo: Nacional

Importe financiado: 304678,00 Euros.

  • iMarina

Sistemas electrónicos empotrados confiables para control de ciudades bajo situaciones atípicas

  • NIETO CHAMORRO, FRANCISCO JOSE (Miembro del equipo de trabajo)
  • MORENA BERODAS, ALVARO (Miembro del equipo de trabajo)
  • ORTIZ CUADRADO, ALBERTO (Miembro del equipo de trabajo)
  • LANZA GUTIERREZ, JOSE MANUEL (Miembro del equipo de trabajo)
  • MARIÑO ANDRES, RODRIGO (Miembro del equipo de trabajo)
  • WILSULTSCHEW PUIGDELLIVOL, CRISTIAN (Miembro del equipo de trabajo)
  • GARCIA GENER, ALEJANDRO (Miembro del equipo de trabajo)
  • TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
  • RIESGO ALCAIDE, TERESA (Investigador principal (IP))
  • PORTILLA BERRUECO, JORGE (Participante)
  • TORROJA FUNGAIRIÑO, YAGO (Participante)
... Ver más Contraer

Ejecución: 01-01-2015 - 30-06-2018

Tipo: Nacional

Importe financiado: 129470,00 Euros.

  • iMarina

Sistema de iluminación inteligente.

  • VILLAVERDE SAN JOSE, MONICA (Miembro del equipo de trabajo)
  • NOGAR CANTERO, NOEMÍ (Miembro del equipo de trabajo)
  • RIESGO ALCAIDE, TERESA (Participante)
  • PORTILLA BERRUECO, JORGE (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Participante)
  • MORENO GONZALEZ, FELIX ANTONIO (Investigador principal (IP))

Ejecución: 04-05-2011 - 05-01-2013

Tipo: Nacional

Importe financiado: 196859,00 Euros.

  • iMarina

SecBluRed

  • ALVAREZ-CAMPANA FDEZ.-CORREDOR, MANUEL (Investigador principal (IP))
  • MARIN LOPEZ, ANDRES ISAAC (Participante)
  • Villagrá González, Victor Abraham (Participante)
  • Berrocal Colmenarejo, Julio José (Participante)
  • OTERO MARNOTES, JOSE ANDRES (Participante)
  • PORTILLA BERRUECO, JORGE (Investigador principal (IP))
  • Rodriguez Medina, Alfonso (Participante)
  • MUJICA ROJAS, GABRIEL NOE (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Participante)
... Ver más Contraer

Ejecución: 22-12-2022 - 31-12-2025

Tipo: Nacional

  • iMarina

SERVICIO DE APOYO TECNICO PARA DISEÑO E IMPLEMENTACION DE ALGORITMO INTELIGENTE DE DETECCION DE EMOCIONES A PARTIR DE SENSORES FISIOLOGICOS, EN TIEMPO REAL Y EFICIENTE EN CONSUMO Y AREA

  • TORRE ARNANZ, EDUARDO DE LA (Colaborador/a)
  • Rodriguez Medina, Alfonso (Colaborador/a)
  • MUJICA ROJAS, GABRIEL NOE (Colaborador/a)
  • OTERO MARNOTES, JOSE ANDRES (Colaborador/a)
  • PORTILLA BERRUECO, JORGE (Investigador principal (IP))

Ejecución: 01-09-2019 - 28-02-2022

Tipo: Interno

  • iMarina

Reconfigurable ultra-autonomous novel robots: RUNNER

  • Rodriguez Medina, Alfonso (Participante)
  • PORTILLA BERRUECO, JORGE (Participante)
  • RIESGO ALCAIDE, TERESA (Participante)
  • TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))

Ejecución: 01-12-2010 - 31-12-2013

Tipo: Nacional

Importe financiado: 55500,00 Euros.

  • iMarina

Reconfigurable Ultra-Autonomous Novel Robots

  • TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))

Ejecución: 01-12-2010 - 31-12-2013

Tipo: Internacional

  • iMarina

Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: He, Wei

1/1/2014

  • iMarina

Runtime Adaptive Hardware/Software Execution in Complex Heterogeneous Systems

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Suriano, Leonardo

31/1/2021

  • iMarina

Run-Time Scalable Hardware for Reconfigurable Systems

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Otero Marnotes, Andres

1/1/2014

  • iMarina

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

  • PORTILLA BERRUECO, JORGE (Director)
  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Valverde Alcalá, Juan

1/1/2015

  • iMarina

Reconfigurable Computing Based on Commercial FPGAs. Solutions for the Design and Implementation of Partially Reconfigurable Systems = Computación reconfigurable basada en FPGAs comerciales. Soluciones para el diseño e implementación de sistemas parcialmente reconfigurables.

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Esteves Krasteva, Yana

1/1/2009

  • iMarina

Real-time and dependability assessment of hw-accelerated space applications for reconfigurable MPSoCs

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Pérez García, Arturo

12/5/2023

  • iMarina

Parametric and structural self-adaptation of embedded systems using evolvable hardware

  • SEKANINA, Lukáš (Director)
  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Salvador Perea, Rubén

1/1/2015

  • iMarina

Emulación en prototipos basados en fpgas: métodos de depuración mediante inserción de lógica compatible con el estándar ieee-1149.1

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: GARCIA VALDERAS, Mario

1/1/2004

  • iMarina

Design Methodologies and Architectures for Just-in-Time Hardware Composition of Multi Grain Reconfigurable Accelerators

  • Otero Marnotes, Andrés (Director)
  • TORRE ARNANZ, EDUARDO DE LA (Director)
  • OTERO MARNOTES, JOSE ANDRES (Codirector) Doctorando: Zamacola Alcalde, Rafael María

4/7/2022

  • iMarina

Architecture and methodology for automated development of evolvable and reconfigurable hardware applications

  • TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Mora de Sambricio, Javier

1/1/2019

  • iMarina

Este/a investigador/a no tiene patentes o licencias de software.

Última actualización de los datos: 24/04/24 13:14