Torre Arnanz, Eduardo De La eduardo.delatorre@upm.es
Actividades
- Artículos 36
- Libros 1
- Capítulos de libro 5
- Congresos 103
- Documentos de trabajo 0
- Informes técnicos 0
- Proyectos de investigación 35
- Tesis dirigidas 11
- Patentes o licencias de software 0
Lossy hyperspectral image compression on a reconfigurable and fault-tolerant fpga-based adaptive computing platform†
- Barrios Y
- Rodríguez A
- Sánchez A
- Pérez A
- López S
- Otero A
- de la Torre E
- Sarmiento R
Electronics (p. 1-23) - 1/10/2020
10.3390/electronics9101576 Ver en origen
- ISSN 08834989
A dynamically reconfigurable BBNN architecture for scalable neuroevolution in hardware
- García A
- Zamacola R
- Otero A
- de la Torre E
Electronics - 1/5/2020
10.3390/electronics9050803 Ver en origen
- ISSN 08834989
A Machine-Learning-Based Distributed System for Fault Diagnosis with Scalable Detection Quality in Industrial IoT
- Marino, R.
- Wisultschew, C.
- Otero, A.
- Lanza-Gutierrez, J.M.
- Portilla, J.
- Torre, E.D.L.
Ieee Internet Of Things Journal (p. 4339-4352) - 1/1/2021
Editor: Institute of Electrical and Electronics Engineers Inc.
10.1109/jiot.2020.3026211 Ver en origen
- ISSN 23274662
- ISSN/ISBN 2327-4662
Multi-grain reconfigurable and scalable overlays for hardware accelerator composition
- Zamacola R
- Otero A
- de la Torre E
Journal Of Systems Architecture - 1/1/2021
10.1016/j.sysarc.2021.102302 Ver en origen
- ISSN 13837621
Exploiting Hardware-Based Data-Parallel and Multithreading Models for Smart Edge Computing in Reconfigurable FPGAs
- Rodriguez A
- Otero A
- Platzner M
- De la Torre E
Ieee Transactions On Computers (p. 2903-2914) - 1/1/2022
10.1109/tc.2021.3107196 Ver en origen
- ISSN 00189340
Dynamically reconfigurable variable-precision sparse-dense matrix acceleration in Tensorflow Lite
- Nunez-Yanez, J
- Otero, A
- de la Torre, E
Microprocessors And Microsystems - 1/4/2023
10.1016/j.micpro.2023.104801 Ver en origen
- ISSN 01419331
Dynamic reconfigurable NoC (DRNoC) architecture: Application to fast NoC emulation
- Krasteva Y
- de la Torre E
- Riesgo T
Dynamic Reconfigurable Network-On-Chip Design: Innovations For Computational Processing And Communication (p. 220-254) - 1/12/2010
Run-time scalable architecture for deblocking filtering in H.264/AVC and SVC video codecs
- Teresa Cervero
- S. López
- G. Gallicó
- OTERO MARNOTES, JOSE ANDRES
- RIESGO ALCAIDE, TERESA
- TORRE ARNANZ, EDUARDO DE LA
Embedded Systems Design With Fpgas (p. 173-199) - 1/11/2013
Wireless Sensor Networks: From Real World to System Integration - Alternative Hardware Approaches
Comprehensive Materials Processing (p. 353-373) - 1/1/2014
FPGAs and reconfigurable systems
- Rodriguez-Andina JJ
- de la Torre E
Fundamentals Of Industrial Electronics (p. 24-1-24-18) - 19/4/2016
- iMarina
A comparative analysis of different fault simulation techniques for VLSI circuits testing
- Torroja Y
- Riesgo T
- de la Torre E
- Uceda J
Iecon 91, Vols 1-3 (p. 1226-1231) - 1/12/1991
- iMarina
TESTING VLSI CIRCUITS FROM VHDL DESCRIPTIONS
- RIESGO, T
- TORROJA, Y
- DELATORRE, E
- UCEDA, J;
Proceedings Of The 1992 International Conference On Industrial Electronics, Control, Instrumentation, And Automation, Vols 1-3 (p. 1052-1057) - 1/1/1992
Distributed implementation of an ATPG system using dynamic fault allocation
- AGUADO, MJ
- DELATORRE, E
- MIRANDA, MA
- LOPEZBARRIO, C;
Proceedings Of The International Test Conference (p. 409-418) - 1/12/1993
10.1109/test.1993.470671 Ver en origen
- iMarina
- iMarina
Dynamic communication strategy for the distributed ATPG system DPLATON
- AGUADO, MJ
- MIRANDA, MA
- DELATORRE, E
- LOPEZBARRIO, C;
European Design Automation Conference - Proceedings (p. 271-276) - 1/12/1993
- iMarina
CAD in test
- Riesgo T
- de la Torre E
- Torroja Y
- Olias E
- Uceda J
(p. 33-38) - 1/12/1995
- iMarina
Model generation of test logic for macrocell based designs
- de la Torre E
- Calvo J
- Uceda J
Euro-Dac '96 - European Design Automation Conference With Euro-Vhdl '96 And Exhibition, Proceedings (p. 456-461) - 1/1/1996
10.1109/eurdac.1996.558243 Ver en origen
- iMarina
- iMarina
Use of standards in electronic design
- Riesgo T
- de la Torre E
- Torroja Y
- Uceda J
Iecon-2002: Proceedings Of The 2002 28th Annual Conference Of The Ieee Industrial Electronics Society, Vols 1-4 (p. 407-412) - 1/12/1996
- iMarina
Quality estimation of test vectors and functional validation procedures based on fault and error models
- Riesgo, T
- Torroja, Y
- de la Torre, E
- Uceda, J;
Design, Automation And Test In Europe, Proceedings (p. 955-956) - 1/12/1998
A set of hardware components for a reconfigurable control and communications board
- Casado F
- Machado F
- Riesgo T
- De La Torre E
- Torroja Y
- Uceda J
(p. 1707-1712) - 1/1/2000
Highly configurable control boards: A tool and a design experience
- de la Torre, E
- Riesgo, T
- Uceda, J
- Macip, E
- Rizzi, M;
Proceedings Of The International Workshop On Rapid System Prototyping (p. 174-179) - 1/1/2000
10.1109/iwrsp.2000.855218 Ver en origen
- ISSN 10746005
Este/a investigador/a no tiene documentos de trabajo.
Este/a investigador/a no tiene informes técnicos.
Reconfigurabilidad Dinámica para Escalabilidad en Redes Orientadas a Aplicaciones Multimedia
- PORTILLA BERRUECO, JORGE (Participante)
- SALVADOR PEREA, RUBEN (Participante)
- OTERO MARNOTES, JOSE ANDRES (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
Ejecución: 01-01-2009 - 31-12-2011
Tipo: Nacional
- iMarina
TECNOCAI. Tecnologías eficientes e inteligentes orientadas a la salud y al confort en ambientes interiores.
- Rodriguez Medina, Alfonso (Participante)
- ZAMACOLA ALCALDE, RAFAEL MARIA (Participante)
- ZATO RECELLADO, José Gabriel (Investigador principal (IP))
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
- CECILIA FERNÁNDEZ-CONDE, LOURDES (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- NARANJO HERNANDEZ, JOSE EUGENIO (Participante)
Ejecución: 01-12-2009 - 01-12-2012
Tipo: Nacional
Importe financiado: 26100,00 Euros.
- iMarina
Reconfigurable ultra-autonomous novel robots: RUNNER
- Rodriguez Medina, Alfonso (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- RIESGO ALCAIDE, TERESA (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
Ejecución: 01-12-2010 - 31-12-2013
Tipo: Nacional
Importe financiado: 55500,00 Euros.
- iMarina
Reconfigurable Ultra-Autonomous Novel Robots
- TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
Ejecución: 01-12-2010 - 31-12-2013
Tipo: Internacional
- iMarina
WSN Development, Planning and Commissioning & Maintenance ToolSet
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
Ejecución: 01-01-2011 - 31-12-2014
Tipo: Nacional
Importe financiado: 242569,60 Euros.
- iMarina
ENCE-NG: Enclavamiento Electrónico de Nueva Generación
- ZAMACOLA ALCALDE, RAFAEL MARIA (Participante)
- VILLAVERDE SAN JOSE, MONICA (Participante)
- ALEDO ORTEGA, DAVID (Participante)
- Rodriguez Medina, Alfonso (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Investigador principal (IP))
- RIESGO ALCAIDE, TERESA (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- GARCIA SUAREZ, OSCAR (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
Ejecución: 17-10-2011 - 16-04-2013
Tipo: Nacional
- iMarina
Open Source FPGA Accelerator & Hardware-Software Codesign Toolset for CUDA Kernels
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- OTERO MARNOTES, JOSE ANDRES (Participante)
- SALVADOR PEREA, RUBEN (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
Ejecución: 01-11-2011 - 31-10-2013
Tipo: Internacional
Importe financiado: 302068,00 Euros.
- iMarina
Sistema de iluminación inteligente.
- VILLAVERDE SAN JOSE, MONICA (Miembro del equipo de trabajo)
- NOGAR CANTERO, NOEMÍ (Miembro del equipo de trabajo)
- RIESGO ALCAIDE, TERESA (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Investigador principal (IP))
Ejecución: 04-05-2011 - 05-01-2013
Tipo: Nacional
Importe financiado: 196859,00 Euros.
- iMarina
ICT Tools greening food processing businesses
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
- PORTILLA BERRUECO, JORGE (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- MAIGLER LÓPEZ, Mª VICTORIA (Participante)
- ALEDO ORTEGA, DAVID (Participante)
- ALONSO FERNÁNDEZ, JESÚS (Participante)
- ARCAS CASTRO, GUILLERMO DE (Participante)
- MUJICA ROJAS, GABRIEL NOE (Participante)
Ejecución: 12-09-2011 - 11-09-2014
Tipo: Internacional
Importe financiado: 109170,00 Euros.
- iMarina
Dynamically Reconfigurable embedded platforms for Networked Context-aware multimedia Systems-UPM
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- OTERO MARNOTES, JOSE ANDRES (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- ABAD ARROYO, RICARDO (Participante)
- MUJICA ROJAS, GABRIEL NOE (Participante)
Ejecución: 01-01-2012 - 30-06-2015
Tipo: Nacional
Importe financiado: 88088,00 Euros.
- iMarina
Emulación en prototipos basados en fpgas: métodos de depuración mediante inserción de lógica compatible con el estándar ieee-1149.1
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: GARCIA VALDERAS, Mario
1/1/2004
- iMarina
Reconfigurable Computing Based on Commercial FPGAs. Solutions for the Design and Implementation of Partially Reconfigurable Systems = Computación reconfigurable basada en FPGAs comerciales. Soluciones para el diseño e implementación de sistemas parcialmente reconfigurables.
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Esteves Krasteva, Yana
1/1/2009
- iMarina
Run-Time Scalable Hardware for Reconfigurable Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Otero Marnotes, Andres
1/1/2014
- iMarina
Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: He, Wei
1/1/2014
- iMarina
Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems
- PORTILLA BERRUECO, JORGE (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Valverde Alcalá, Juan
1/1/2015
- iMarina
Parametric and structural self-adaptation of embedded systems using evolvable hardware
- SEKANINA, Lukáš (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Salvador Perea, Rubén
1/1/2015
- iMarina
Architecture and methodology for automated development of evolvable and reconfigurable hardware applications
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Mora de Sambricio, Javier
1/1/2019
- iMarina
A Framework to Support Run-Time Adaptation in Reconfigurable Multi-Accelerator Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Rodríguez Medina, Alfonso
10/10/2020
- iMarina
Runtime Adaptive Hardware/Software Execution in Complex Heterogeneous Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Suriano, Leonardo
31/1/2021
- iMarina
Design Methodologies and Architectures for Just-in-Time Hardware Composition of Multi Grain Reconfigurable Accelerators
- Otero Marnotes, Andrés (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director)
- OTERO MARNOTES, JOSE ANDRES (Codirector) Doctorando: Zamacola Alcalde, Rafael María
4/7/2022
- iMarina
Este/a investigador/a no tiene patentes o licencias de software.
Grupos de investigación
-
Grupo en Tecnología Electrónica Aplicada (GTEA)
Rol: Investigador Principal
Perfiles de investigador/a
-
ORCID
-
Publons
-
Scopus Author ID