Torre Arnanz, Eduardo De La eduardo.delatorre@upm.es
Actividades
- Artículos 36
- Libros 1
- Capítulos de libro 5
- Congresos 103
- Documentos de trabajo 0
- Informes técnicos 0
- Proyectos de investigación 35
- Tesis dirigidas 11
- Patentes o licencias de software 0
Design, Synthesis, and Evaluation of Genistein Analogues as Anti-Cancer Agents
- Xiong, Pahoua
- Wang, Rubing
- Zhang, Xiaojie
- Dela Torre, Eduardo
- Leon, Francisco
- Zhang, Qiang
- Zheng, Shilong
- Wang, Guangdi
- Chen, Qiao-Hong;
Anti-Cancer Agents In Medicinal Chemistry (p. 1197-1203) - 1/1/2015
10.2174/1871520615666150520142437 Ver en origen
- ISSN 18715206
Introduction to the Special Section on FPGAs Technology and Applications
- Cumplido, Rene
- Athanas, Peter
- de la Torre, Eduardo;
Computers & Electrical Engineering (p. 67-68) - 1/1/2016
10.1016/j.compeleceng.2015.12.021 Ver en origen
- ISSN 00457906
Introduction to the special issue on FPGA Technology and Applications
- Athanas, Peter
- Cumplido, Rene
- de la Torre, Eduardo;
Computers & Electrical Engineering (p. 1143-1145) - 1/1/2014
10.1016/j.compeleceng.2014.04.009 Ver en origen
- ISSN 00457906
Welcome to the 2014 Conference on Design and Architectures for Signal and Image Processing (DASIP) in Madrid, Spain
- De La Torre E
- Pillement S
Conference On Design And Architectures For Signal And Image Processing, Dasip - 1/1/2015
10.1109/dasip.2014.7115597 Ver en origen
- ISSN 21649766
Lossy hyperspectral image compression on a reconfigurable and fault-tolerant fpga-based adaptive computing platform†
- Barrios Y
- Rodríguez A
- Sánchez A
- Pérez A
- López S
- Otero A
- de la Torre E
- Sarmiento R
Electronics (p. 1-23) - 1/10/2020
10.3390/electronics9101576 Ver en origen
- ISSN 08834989
A dynamically reconfigurable BBNN architecture for scalable neuroevolution in hardware
- García A
- Zamacola R
- Otero A
- de la Torre E
Electronics - 1/5/2020
10.3390/electronics9050803 Ver en origen
- ISSN 08834989
On the scalability of evolvable hardware architectures: comparison of systolic array and Cartesian genetic programming
- Mora, Javier
- Salvador, Ruben
- de la Torre, Eduardo;
Genetic Programming And Evolvable Machines (p. 155-186) - 1/6/2019
10.1007/s10710-018-9340-5 Ver en origen
- ISSN 13892576
An Integrated Approach and Tool Support for the Design of FPGA-Based Multi-Grain Reconfigurable Systems
- Zamacola, Rafael
- Otero, Andres
- Garcia, Alberto
- De La Torre, Eduardo;
Ieee Access (p. 202133-202152) - 1/1/2020
10.1109/access.2020.3036541 Ver en origen
- ISSN 21693536
Run-Time Reconfigurable MPSoC-Based On-Board Processor for Vision-Based Space Navigation
- Pérez A
- Rodríguez A
- Otero A
- Arjona DG
- Jiménez-Peralo Á
- Verdugo MÁ
- De La Torre E
Ieee Access (p. 59891-59905) - 1/1/2020
10.1109/access.2020.2983308 Ver en origen
- ISSN 21693536
Exploiting Multi-Level Parallelism for Run-Time Adaptive Inverse Kinematics on Heterogeneous MPSoCs
- Suriano, Leonardo
- Otero, Andres
- Rodriguez, Alfonso
- Sanchez-Renedo, Manuel
- De la Torre, Eduardo;
Ieee Access (p. 118707-118724) - 1/1/2020
10.1109/access.2020.3005202 Ver en origen
- ISSN 21693536
Wireless Sensor Networks: From Real World to System Integration - Alternative Hardware Approaches
Comprehensive Materials Processing (p. 353-373) - 1/1/2014
Dynamic reconfigurable NoC (DRNoC) architecture: Application to fast NoC emulation
- Krasteva Y
- de la Torre E
- Riesgo T
Dynamic Reconfigurable Network-On-Chip Design: Innovations For Computational Processing And Communication (p. 220-254) - 1/12/2010
Run-time scalable architecture for deblocking filtering in H.264/AVC and SVC video codecs
- Teresa Cervero
- S. López
- G. Gallicó
- OTERO MARNOTES, JOSE ANDRES
- RIESGO ALCAIDE, TERESA
- TORRE ARNANZ, EDUARDO DE LA
Embedded Systems Design With Fpgas (p. 173-199) - 1/11/2013
FPGAs and reconfigurable systems
- Rodriguez-Andina JJ
- de la Torre E
Fundamentals Of Industrial Electronics (p. 24-1-24-18) - 19/4/2016
- iMarina
Accelerating a Classic 3D Video Game on Heterogeneous Reconfigurable MPSoCs
- Suriano L
- Lima D
- de la Torre E
16th International Symposium, Arc 2020 (p. 136-150) - 1/1/2020
Automated Toolchain for Enhanced Productivity in Reconfigurable Multi-accelerator Systems
- Ortiz A
- Zamacola R
- Rodríguez A
- Otero A
- de la Torre E
16th International Symposium, Arc 2020 (p. 45-60) - 1/1/2020
INCREASING RELIABILITY OF COMMERCIAL RECONFIGURABLE MPSOC FPGAS FOR SPACE APPLICATIONS
- Eduardo de la Torre Arranz
Hipeac 2020, European Network On High-Performance Embedded Architecture And Compilation (Bologna) - 20/1/2020
- iMarina
Execution modeling in self-Aware FPGA-based architectures for efficient resource management
- Cesar Castañares
- RIESGO ALCAIDE, TERESA
- TORRE ARNANZ, EDUARDO DE LA
- Rodriguez Medina, Alfonso
- PORTILLA BERRUECO, JORGE
10th International Symposium On Reconfigurable And Communication-Centric Systems-On-Chip, Recosoc 2015 (p. 1-8) - 2/9/2015
10.1109/recosoc.2015.7238086 Ver en origen
- iMarina
- iMarina
Fast and compact evolvable systolic arrays on dynamically reconfigurable FPGAs
- Mora J
- Otero A
- De La Torre E
- Riesgo T
10th International Symposium On Reconfigurable And Communication-Centric Systems-On-Chip, Recosoc 2015 (p. 1-7) - 2/9/2015
10.1109/recosoc.2015.7238087 Ver en origen
- iMarina
- iMarina
Analysis of a heterogeneous multi-core, multi-hw-accelerator-based system designed using PREESM and SDSoC
- SURIANO, LEONARDO
- TORRE ARNANZ, EDUARDO DE LA
- Rodriguez Medina, Alfonso
12th International Symposium On Reconfigurable Communication-Centric Systems-On-Chip, Recosoc 2017 - Proceedings (p. 25-30) - 23/8/2017
10.1109/recosoc.2017.8016151 Ver en origen
- iMarina
- iMarina
A Modular Peripheral to Support Self-Reconfiguration in SoCs
- OTERO MARNOTES, JOSE ANDRES
- RIESGO ALCAIDE, TERESA
- TORRE ARNANZ, EDUARDO DE LA
- PORTILLA BERRUECO, JORGE
13th Euromicro Conference On Digital System Design: Architectures, Methods And Tools (p. 88-95) - 13/12/2010
10.1109/dsd.2010.100 Ver en origen
- iMarina
- iMarina
Towards fine and medium grain dynamic functional extraction for HW/SW acceleration
- Matev, V.
- de la Torre, E.
- Riesgo, T.;
2007 3rd Southern Conference On Programmable Logic, Proceedings (p. 93-+) - 27/9/2007
Reconfigurable Heterogeneous Communications and Core Reallocation for Dynamic HW Task Management
- Krasteva Y
- De La Torre E
- Riesgo T
2007 Ieee International Symposium On Circuits And Systems, Vols 1-11 (p. 873-876) - 1/5/2007
10.1109/iscas.2007.378045 Ver en origen
- ISSN 02714310
- iMarina
- iMarina
Reconfiguring Crypto Hardware Accelerators on Wireless Sensor Nodes
- S. Peter
- P. Langendoerfer
- O. Stecklina
- RIESGO ALCAIDE, TERESA
- TORRE ARNANZ, EDUARDO DE LA
- PORTILLA BERRUECO, JORGE
2009 6th Annual Ieee Communication Society Conference On Sensor, Mesh And Ad Hoc Communications And Networks Workshops (p. 224-+) - 16/11/2009
10.1109/sahcnw.2009.5172959 Ver en origen
- iMarina
- iMarina
Este/a investigador/a no tiene documentos de trabajo.
Este/a investigador/a no tiene informes técnicos.
ENCE-NG: Enclavamiento Electrónico de Nueva Generación
- ZAMACOLA ALCALDE, RAFAEL MARIA (Participante)
- VILLAVERDE SAN JOSE, MONICA (Participante)
- ALEDO ORTEGA, DAVID (Participante)
- Rodriguez Medina, Alfonso (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Investigador principal (IP))
- RIESGO ALCAIDE, TERESA (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- GARCIA SUAREZ, OSCAR (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
Ejecución: 17-10-2011 - 16-04-2013
Tipo: Nacional
- iMarina
ICT Tools greening food processing businesses
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
- PORTILLA BERRUECO, JORGE (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- MAIGLER LÓPEZ, Mª VICTORIA (Participante)
- ALEDO ORTEGA, DAVID (Participante)
- ALONSO FERNÁNDEZ, JESÚS (Participante)
- ARCAS CASTRO, GUILLERMO DE (Participante)
- MUJICA ROJAS, GABRIEL NOE (Participante)
Ejecución: 12-09-2011 - 11-09-2014
Tipo: Internacional
Importe financiado: 109170,00 Euros.
- iMarina
Sistema de iluminación inteligente.
- VILLAVERDE SAN JOSE, MONICA (Miembro del equipo de trabajo)
- NOGAR CANTERO, NOEMÍ (Miembro del equipo de trabajo)
- RIESGO ALCAIDE, TERESA (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Investigador principal (IP))
Ejecución: 04-05-2011 - 05-01-2013
Tipo: Nacional
Importe financiado: 196859,00 Euros.
- iMarina
WSN Development, Planning and Commissioning & Maintenance ToolSet
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
Ejecución: 01-01-2011 - 31-12-2014
Tipo: Nacional
Importe financiado: 242569,60 Euros.
- iMarina
Reconfigurable ultra-autonomous novel robots: RUNNER
- Rodriguez Medina, Alfonso (Participante)
- PORTILLA BERRUECO, JORGE (Participante)
- RIESGO ALCAIDE, TERESA (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
Ejecución: 01-12-2010 - 31-12-2013
Tipo: Nacional
Importe financiado: 55500,00 Euros.
- iMarina
Reconfigurabilidad Dinámica para Escalabilidad en Redes Orientadas a Aplicaciones Multimedia
- PORTILLA BERRUECO, JORGE (Participante)
- SALVADOR PEREA, RUBEN (Participante)
- OTERO MARNOTES, JOSE ANDRES (Participante)
- MORENO GONZALEZ, FELIX ANTONIO (Participante)
- TORROJA FUNGAIRIÑO, YAGO (Participante)
- TORRE ARNANZ, EDUARDO DE LA (Participante)
- RIESGO ALCAIDE, TERESA (Investigador principal (IP))
Ejecución: 01-01-2009 - 31-12-2011
Tipo: Nacional
- iMarina
Actividad 4.7 del proyecto Investigación experimental en tecnologías innovadoras para una comunidad energética eficiente y sostenible
- TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
Ejecución: 01-09-2021 - 31-12-2023
Tipo: Nacional
- iMarina
DESARROLLO EN PYTHON DE LA INTERFAZ GRÁFICA DEL DEMOSTRADOR
- Rodriguez Medina, Alfonso (Colaborador/a)
- TORRE ARNANZ, EDUARDO DE LA (Colaborador/a)
- OTERO MARNOTES, JOSE ANDRES (Investigador principal (IP))
Ejecución: 15-12-2020 - 10-03-2022
Tipo: Interno
- iMarina
Co-sponsored PhD on: "Safe Reconfiguration of Hardware Accelerators on Multi-FPGA Platforms for Space Applications"
- TORRE ARNANZ, EDUARDO DE LA (Investigador principal (IP))
Ejecución: 01-10-2018 - 30-09-2021
Tipo: Internacional
Importe financiado: 90000,00 Euros.
- iMarina
Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems
- PORTILLA BERRUECO, JORGE (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Valverde Alcalá, Juan
1/1/2015
- iMarina
Design Methodologies and Architectures for Just-in-Time Hardware Composition of Multi Grain Reconfigurable Accelerators
- Otero Marnotes, Andrés (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director)
- OTERO MARNOTES, JOSE ANDRES (Codirector) Doctorando: Zamacola Alcalde, Rafael María
4/7/2022
- iMarina
Runtime Adaptive Hardware/Software Execution in Complex Heterogeneous Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Suriano, Leonardo
31/1/2021
- iMarina
A Framework to Support Run-Time Adaptation in Reconfigurable Multi-Accelerator Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Rodríguez Medina, Alfonso
10/10/2020
- iMarina
Architecture and methodology for automated development of evolvable and reconfigurable hardware applications
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Mora de Sambricio, Javier
1/1/2019
- iMarina
Parametric and structural self-adaptation of embedded systems using evolvable hardware
- SEKANINA, Lukáš (Director)
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Salvador Perea, Rubén
1/1/2015
- iMarina
Run-Time Scalable Hardware for Reconfigurable Systems
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Otero Marnotes, Andres
1/1/2014
- iMarina
Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: He, Wei
1/1/2014
- iMarina
Reconfigurable Computing Based on Commercial FPGAs. Solutions for the Design and Implementation of Partially Reconfigurable Systems = Computación reconfigurable basada en FPGAs comerciales. Soluciones para el diseño e implementación de sistemas parcialmente reconfigurables.
- TORRE ARNANZ, EDUARDO DE LA (Director) Doctorando: Esteves Krasteva, Yana
1/1/2009
- iMarina
Este/a investigador/a no tiene patentes o licencias de software.
Grupos de investigación
-
Grupo en Tecnología Electrónica Aplicada (GTEA)
Rol: Investigador Principal
Perfiles de investigador/a
-
ORCID
-
Publons
-
Scopus Author ID