Los datos mostrados de la Universidad Carlos III de Madrid son parciales, pues con ellos se pretende responder a 2 preguntas:

  • ¿Quién investiga un tema concreto?
  • ¿Qué investiga un/a investigador/a, grupo o departamento específico?

Por esta razón sólo recoge investigadores/as en activo.

Además, sólo se recogen los resultados de investigación siguiendo estos límites:

  • Proyectos de investigación desde 2006.
  • Publicaciones, Tesis doctorales, Patentes y Software desde 2008.

Entrena Arrontes, Luis Alfonso entrena@ing.uc3m.es

Actividades

Open Access

Partial TMR in FPGAs Using Approximate Logic Circuits

  • Sanchez Clemente, Antonio Jose
  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario

IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 2233-2240) - 8/2016

https://doi.org/10.1109/tns.2016.2541700 Ver en origen

  • EISSN 1558-1578
  • ISSN 0018-9499
Open Access

Radiation Testing of a Multiprocessor Macrosynchronized Lockstep Architecture With FreeRTOS

  • Aviles Delgado, Pablo Miguel
  • Lindoso Muñoz, Almudena
  • Belloch Rodriguez, Jose Antonio
  • Garcia Valderas, Mario
  • Morilla García, Yolanda
  • Entrena Arrontes, Luis Alfonso

IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 462-469) - 11/2021

https://doi.org/10.1109/tns.2021.3129164 Ver en origen

  • EISSN 1558-1578
  • ISSN 0018-9499
Open Access

Reduced resolution redundancy: A novel approximate error mitigation technique

  • Garcia Astudillo, Luis Angel
  • Entrena Arrontes, Luis Alfonso
  • Lindoso Muñoz, Almudena
  • Martin Gonzalez, Honorio

IEEE Access (p. 20643-20651) - 2/2022

https://doi.org/10.1109/access.2022.3152202 Ver en origen

  • EISSN 2169-3536

Reliability Evaluation of LU Decomposition on GPU-Accelerated System-on-Chip Under Proton Irradiation

  • Badia, Jose M.
  • Leon, German
  • Belloch Rodriguez, Jose Antonio
  • Lindoso Muñoz, Almudena
  • Garcia Valderas, Mario
  • Morilla, Yolanda
  • Entrena Arrontes, Luis Alfonso
... Ver más Contraer

IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 1467-1474) - 7/2022

https://doi.org/10.1109/tns.2022.3155820 Ver en origen

  • EISSN 1558-1578
  • ISSN 0018-9499

SET Emulation Considering Electrical Masking Effects

  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario
  • Fernandez Cardenal, Raul
  • Portela Garcia, Marta
  • Lopez Ongil, Celia

IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 2015-2021) - 8/2009

https://doi.org/10.1109/tns.2009.2013346 Ver en origen

  • EISSN 1558-1578
  • ISSN 0018-9499

SET Emulation under a Quantized Delay Model

  • Garcia Valderas, Mario
  • Entrena Arrontes, Luis Alfonso
  • Fernandez Cardenal, Raul
  • Lopez Ongil, Celia
  • Portela Garcia, Marta

JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS (p. 107-116) - 2/2009

https://doi.org/10.1007/s10836-008-5081-3 Ver en origen

  • EISSN 1573-0727
  • ISSN 0923-8174

Soft Error Sensitivity Evaluation of Microprocessors by Multilevel Emulation-Based Fault Injection

  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario
  • Fernandez Cardenal, Raul
  • Lindoso Muñoz, Almudena
  • Portela Garcia, Marta
  • Lopez Ongil, Celia

IEEE TRANSACTIONS ON COMPUTERS (p. 313-322) - 3/2012

https://doi.org/10.1109/tc.2010.262 Ver en origen

  • EISSN 1557-9956
  • ISSN 0018-9340
Open Access

The Use of Microprocessor Trace Infrastructures for Radiation-Induced Fault Diagnosis

  • Peña Fernandez, Manuel
  • Lindoso Muñoz, Almudena
  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario

IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 126-134) - 1/2020

https://doi.org/10.1109/tns.2019.2956204 Ver en origen

  • EISSN 1558-1578
  • ISSN 0018-9499
Open Access

Total ionizing dose effects on a delay-based physical unclonable function implemented in FPGAs

  • Martin Gonzalez, Honorio
  • Martín Holgado, Pedro
  • Morilla, Yolanda
  • Entrena Arrontes, Luis Alfonso
  • San Millan Heredia, Enrique

Electronics - 8/2018

https://doi.org/10.3390/electronics7090163 Ver en origen

  • EISSN 2079-9292
Open Access

Towards a Dependable True Random Number Generator With Self-Repair Capabilities

  • Martin Gonzalez, Honorio
  • Di Natale, Giorgio
  • Entrena Arrontes, Luis Alfonso

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS (p. 247-256) - 1/2018

https://doi.org/10.1109/tcsi.2017.2711033 Ver en origen

  • EISSN 1558-0806
  • ISSN 1549-8328

Este/a investigador/a no tiene libros.

Fault-tolerance techniques for soft-core processors using the trace interface. In: FPGAs and parallel architectures for aerospace applications

  • Entrena Arrontes, Luis Alfonso
  • Lindoso Muñoz, Almudena
  • Portela Garcia, Marta
  • Parra Avellaneda, Luis Isaias
  • Du, Boyang
  • Sonza Reorda, Matteo
  • Sterpone, Luca
... Ver más Contraer

FPGAs and parallel architectures for aerospace applications (p. 293-293-306) - 1/2016

Editor: SPRINGER

https://doi.org/10.1007/978-3-319-14352-1_19 Ver en origen

  • ISBN 978-3-319-14351-4

Hardware Fault Injection. In: Soft Errors in Modern Electronic Systems

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • Garcia Valderas, Mario
  • Portela Garcia, Marta
  • Nicolaidis, Michael

Soft Errors in Modern Electronic Systems (p. 141-166) - 11/2010

Editor: SPRINGER

https://doi.org/10.1007/978-1-4419-6993-4_6 Ver en origen

  • ISBN 978-1-4419-6992-7

A New Hybrid Non-Intrusive Error-Detection Technique Using Dual Control-Flow Monitoring

  • Parra Avellaneda, Luis Isaias
  • Lindoso Muñoz, Almudena
  • Portela Garcia, Marta
  • Entrena Arrontes, Luis Alfonso
  • Sonza Reorda, Matteo
  • Du, Boyang
  • Sterpone, Luca
... Ver más Contraer

51st annual IEEE Nuclear and Space Radiation Effects Conference (NSREC 2014) - 2014

A Recovery Mechanism for SET Protection Using Standard-Cells

  • Arevalo Garbayo, Jose Maximino
  • Garcia Valderas, Mario
  • Lopez Ongil, Celia
  • Entrena Arrontes, Luis Alfonso
  • Portela Garcia, Marta

2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS) (p. 128-131) - 2011

Editor: IEEE - THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, INC

  • ISBN 978-1-4577-0585-4

A method to assess the robustness of cryptographic circuits at the design stage

  • Arevalo Garbayo, Jose Maximino
  • Portela Garcia, Marta
  • Garcia Valderas, Mario
  • Lopez Ongil, Celia
  • Entrena Arrontes, Luis Alfonso

27th Conference on Design of Circuits and Integrated Systems (DCIS 2012) (p. 1354-1360) - 2014

Editor: ELSEVIER B.V.

https://doi.org/10.1016/j.mejo.2013.12.012 Ver en origen

A new solution to on-line detection of Control Flow Errors

  • Du, B.
  • Sonza Reorda, Matteo
  • Sterpone, Luca
  • Parra Avellaneda, Luis Isaias
  • Portela Garcia, Marta
  • Lindoso Muñoz, Almudena
  • Entrena Arrontes, Luis Alfonso
... Ver más Contraer

20th IEEE International On-Line Testing Symposium (IOLTS 2014) (p. 105-110) - 2014

https://doi.org/10.1109/iolts.2014.6873680 Ver en origen

  • ISBN 978-1-4799-5324-0

ATOM: A Pseudorandom Number Generator Suitable for RFID Protocols

  • Martin Gonzalez, Honorio
  • Peris Lopez, Pedro
  • San Millan Heredia, Enrique
  • Entrena Arrontes, Luis Alfonso

XXVI Design of Circuits and Integrated Systems (DCIS 2011) - 2011

Akari-X: A Pseudorandom Number Generator for Secure Lightweight Systems

  • Martin Gonzalez, Honorio
  • San Millan Heredia, Enrique
  • Entrena Arrontes, Luis Alfonso
  • Peris Lopez, Pedro
  • Hernandez Castro, Julio Cesar

17th International On-Line Testing Symposium (IOLTS 2011) (p. 228-233) - 2011

Editor: IEEE - THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, INC

  • ISBN 978-1-4577-1053-7

Analysis of Turbo Decoder Robustness Against SEU Effects

  • Berrojo, L.
  • Lopez Ongil, Celia
  • Garcia Valderas, Mario
  • Lestriez, B.
  • Portela Garcia, Marta
  • Entrena Arrontes, Luis Alfonso

8th European Workshop on Radiation Effects on Components and Systems (RADECS 2008) - 2008

Approximate TMR for selective error mitigation in FPGAs based on testability analysis

  • Sanchez, Antonio
  • Entrena Arrontes, Luis Alfonso
  • Kastensmidt, Fernanda

2018 NASA/ESA Conference on Adaptive Hardware and Systems (2018 AHS) (p. 112-119) - 2018

Editor: IEEE Computer Society.

https://doi.org/10.1109/ahs.2018.8541485 Ver en origen

  • ISBN 978-1-5386-7753-7

Approximate logic functions for SET mitigation in sequential circuits

  • Sanchez Clemente, Antonio Jose
  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario
  • Lopez Ongil, Celia

XXVII International Conference on Design of Circuits and Integrated Circuits (DCIS 2012) (p. 195-200) - 2012

  • ISBN 978295174614

Assesing SET Sensitivity of PLL

  • Portela Garcia, Marta
  • Lopez Ongil, Celia
  • Garcia Valderas, Mario
  • Entrena Arrontes, Luis Alfonso
  • Thys, Geert
  • Redant, Steven

Conference on Design of Circuits and Integrated Systems (DCIS) (p. 1-6) - 2014

Editor: IEEE INSTITUTE OF ELECTRICAL

  • ISBN 978-1-4799-5743-9

Este/a investigador/a no tiene documentos de trabajo.

Este/a investigador/a no tiene informes técnicos.

TSI-020400-2009-17 - APOLO-PARTICIPACION ESPAÑOLA EN EL PROYECTO OPTIMISE (ANUALIDAD 2009).

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • Garcia Valderas, Mario
  • Portela Garcia, Marta

Ejecución: 18-02-2009 - 31-03-2010

Tipo: Europeo

Financiado por: MINISTERIO DE ENERGIA, TURISMO Y AGENDA DIGITAL

Adaptación de módulo criptográfico.

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • San Millan Heredia, Enrique
  • Garcia Valderas, Mario
  • Portela Garcia, Marta
  • Lindoso Muñoz, Almudena

Ejecución: 01-06-2009 - 31-12-2009

Tipo: Nacional

Financiado por: CNI (CENTRO NACIONAL DE INTELIGENCIA)- Mº DEFENSA

Ampliación de Actividades en el Campo Específico de las Tecnologías de Sensores Ópticos Touchless para Aplicaciones Biométricas

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • San Millan Heredia, Enrique
  • Sanchez Reillo, Raul
  • Lindoso Muñoz, Almudena

Ejecución: 19-07-2006 - 19-04-2007

Tipo: Internacional

Financiado por: TBS NORTH AMERICA INC.

Expte. 301026023900 - Ampliación del Sistema Acelerador Hardware de Tareas Criptográficas

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • Garcia Lorenz, Michael Victorio
  • Garcia Valderas, Mario

Ejecución: 16-06-2006 - 20-03-2007

Tipo: Nacional

Financiado por: CENTRO NACIONAL DE INTELIGENCIA

TEC2010-22095-C03-03 - Análisis integral de circuitos y sistemas digitales para aplicaciones aeroespaciales, subproyecto "Diseño y verificación de sistemas digitales robustos"

  • Lopez Ongil, Celia
  • San Millan Heredia, Enrique
  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario
  • Portela Garcia, Marta
  • Lindoso Muñoz, Almudena
  • Arevalo Garbayo, Jose Maximino
  • Vaskova, Anna
  • Martin Gonzalez, Honorio
  • Velazco, Raoul
  • Parra Avellaneda, Luis Isaias
  • Sanchez Clemente, Antonio Jose
... Ver más Contraer

Ejecución: 01-01-2011 - 30-09-2014

Tipo: Nacional

Financiado por: MINISTERIO DE CIENCIA E INNOVACION

Expte.: 2006/1497 - Aplicación para Test de CPLD Coolrunner-II

  • Lopez Ongil, Celia
  • Entrena Arrontes, Luis Alfonso
  • Garcia Valderas, Mario
  • Portela Garcia, Marta

Ejecución: 18-06-2006 - 18-12-2006

Tipo: Nacional

Financiado por: INSTITUTO NACIONAL DE TECNICA AEROESPACIAL (INTA)

TSI-020400-2010-53 - Apolo-participación española en el proyecto optimise

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • San Millan Heredia, Enrique
  • Garcia Valderas, Mario
  • Portela Garcia, Marta
  • Lindoso Muñoz, Almudena
  • Zharikov Sanchez, Yuri
... Ver más Contraer

Ejecución: 06-05-2010 - 31-12-2012

Tipo: Europeo

Financiado por: MINISTERIO INDUSTRIA, TURISMO Y COMERCIO

Subcontratación PROFIT 2006 - BIOMATCH. Lector de Tarjetas Inteligentes con Securización Biométrica

  • Entrena Arrontes, Luis Alfonso
  • San Millan Heredia, Enrique
  • Sanchez Reillo, Raul
  • Lindoso Muñoz, Almudena

Ejecución: 01-03-2006 - 31-12-2006

Financiado por: C3PO, S.A.

Beam Hopping Enabled Digital ASIC

  • Garcia Valderas, Mario
  • Entrena Arrontes, Luis Alfonso
  • Portela Garcia, Marta

Ejecución: 01-11-2015 - 01-09-2016

Tipo: Regional

Financiado por: ARQUIMEA INGENIERIA, S.L.U.

FIT-330100-2006-92 - CIRCE, Contribución española al proyecto PARACHUTE (MEDEA+ 2A701)

  • Entrena Arrontes, Luis Alfonso
  • Lopez Ongil, Celia
  • Garcia Valderas, Mario
  • Portela Garcia, Marta

Ejecución: 01-01-2006 - 31-03-2008

Tipo: Europeo

Financiado por: MINISTERIO INDUSTRIA, TURISMO Y COMERCIO DIR. GRAL. DESARROLLO SOC. INFORMACION

Transient<br/> error mitigation by means of approximate logic circuits

  • Entrena Arrontes, Luis Alfonso
  • Sanchez Clemente, Antonio Jose

Fecha de defensa: 03-11-2017

Técnicas<br/> Híbridas de Tolerancia a Fallos en Microprocesadores

  • Entrena Arrontes, Luis Alfonso
  • Parra Avellaneda, Luis Isaias
  • Lindoso Muñoz, Almudena

Fecha de defensa: 15-11-2017

Contribución al reconocimiento de huellas dactilares mediante técnicas de correlación y arquitecturas hardware para el aumento de prestaciones

  • Entrena Arrontes, Luis Alfonso
  • Lindoso Muñoz, Almudena

Fecha de defensa: 08-05-2009

Error Detection and Diagnosis for System-on-Chip in Space Applications

  • Entrena Arrontes, Luis Alfonso
  • Peña Fernandez, Manuel
  • Lindoso Muñoz, Almudena

Fecha de defensa: 20-06-2022

Dispositivo y procedimiento para la identificación unívoca de un circuito integrado

  • Entrena Arrontes, Luis Alfonso
  • Martin Gonzalez, Honorio
  • San Millan Heredia, Enrique

3/5/2019

Fecha de registro: 31-03-2017

Fecha de concesión: 03-05-2019

Última actualización de los datos: 9/04/24 2:07