Estrategia de validación funcional de circuitos digitales descritos en VHDL sintetizable basada en modelos de error - Teresa Riesgo (Director) Doctorando: Celia López Ongil (2000)