Los datos mostrados de la Universidad Carlos III de Madrid son parciales, pues con ellos se pretende responder a 2 preguntas:
- ¿Quién investiga un tema concreto?
- ¿Qué investiga un/a investigador/a, grupo o departamento específico?
Por esta razón sólo recoge investigadores/as en activo.
Además, sólo se recogen los resultados de investigación siguiendo estos límites:
- Proyectos de investigación desde 2006.
- Publicaciones, Tesis doctorales, Patentes y Software desde 2008.
Garcia Valderas, Mario mgvalder@ing.uc3m.es
Actividades
- Artículos 26
- Libros 0
- Capítulos de libro 1
- Congresos 33
- Documentos de trabajo 0
- Informes técnicos 0
- Proyectos de investigación 47
- Tesis dirigidas 0
- Patentes o licencias de software 0
Evaluating the Effectiveness of a Software-Based Technique Under SEEs Using FPGA-Based Fault Injection Approach
- Portela Garcia, Marta
- Lindoso Muñoz, Almudena
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Lopez Ongil, Celia
- Marroni, N.
- Pianta, B.
- Poehls, L. Bolzani
- Vargas, F.
JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS (p. 777-789) - 12/2012
https://doi.org/10.1007/s10836-012-5321-4 Ver en origen
- EISSN 1573-0727
- ISSN 0923-8174
Evaluation of the Suitability of NEON SIMD Microprocessor Extensions Under Proton Irradiation
- Lindoso Muñoz, Almudena
- Garcia Valderas, Mario
- Entrena Arrontes, Luis Alfonso
- Morilla, Y.
- Martin Holgado, P.
IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 1835-1842) - 8/2018
https://doi.org/10.1109/tns.2018.2823540 Ver en origen
- EISSN 1558-1578
- ISSN 0018-9499
Fault Injection in Modern Microprocessors Using On-Chip Debugging Infrastructures
- Portela Garcia, Marta
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Entrena Arrontes, Luis Alfonso
IEEE Transactions on Dependable and Secure Computing (p. 308-314) - 3/2011
https://doi.org/10.1109/tdsc.2010.50 Ver en origen
- EISSN 1941-0018
- ISSN 1545-5971
HW/SW Co-Simulation System for Enhancing Hardware-in-the-Loop of Power Converter Digital Controllers
- Fernandez Alvarez, Aranzazu
- Portela Garcia, Marta
- Garcia Valderas, Mario
- Lopez Lopez, Jaime
- Sanz Garcia, Clara Marina
IEEE Journal of Emerging and Selected Topics in Power Electronics (p. 1779-1786) - 12/2017
https://doi.org/10.1109/jestpe.2017.2739710 Ver en origen
- EISSN 2168-6785
- ISSN 2168-6777
On the use of embedded debug features for permanent and transient fault resilience in microprocessors
- Portela Garcia, Marta
- Grosso, M.
- Gallardo Campos, Margarita
- Sonza Reorda, Matteo
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Lopez Ongil, Celia
MICROPROCESSORS AND MICROSYSTEMS (p. 334-343) - 7/2012
https://doi.org/10.1016/j.micpro.2012.02.013 Ver en origen
- ISSN 0141-9331
Online error detection through trace infrastructure in ARM microprocessors
- Peña Fernandez, Manuel
- Lindoso Muñoz, Almudena
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Morilla, Y.
- Martin Holgado, P.
IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 1457-1464) - 7/2019
https://doi.org/10.1109/tns.2019.2921767 Ver en origen
- EISSN 1558-1578
- ISSN 0018-9499
PTM-based hybrid error-detection architecture for ARM microprocessors
- Peña Frenandez, M.
- Lindoso Muñoz, Almudena
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Philippe, S.
- Morilla, Y.
- Martin Holgado, P.
MICROELECTRONICS RELIABILITY (p. 925-930) - 9/2018
https://doi.org/10.1016/j.microrel.2018.07.074 Ver en origen
- ISSN 0026-2714
Partial TMR in FPGAs Using Approximate Logic Circuits
- Sanchez Clemente, Antonio Jose
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 2233-2240) - 8/2016
https://doi.org/10.1109/tns.2016.2541700 Ver en origen
- EISSN 1558-1578
- ISSN 0018-9499
Radiation Testing of a Multiprocessor Macrosynchronized Lockstep Architecture With FreeRTOS
- Aviles Delgado, Pablo Miguel
- Lindoso Muñoz, Almudena
- Belloch Rodriguez, Jose Antonio
- Garcia Valderas, Mario
- Morilla García, Yolanda
- Entrena Arrontes, Luis Alfonso
IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 462-469) - 11/2021
https://doi.org/10.1109/tns.2021.3129164 Ver en origen
- EISSN 1558-1578
- ISSN 0018-9499
Reliability Evaluation of LU Decomposition on GPU-Accelerated System-on-Chip Under Proton Irradiation
- Badia, Jose M.
- Leon, German
- Belloch Rodriguez, Jose Antonio
- Lindoso Muñoz, Almudena
- Garcia Valderas, Mario
- Morilla, Yolanda
- Entrena Arrontes, Luis Alfonso
IEEE TRANSACTIONS ON NUCLEAR SCIENCE (p. 1467-1474) - 7/2022
https://doi.org/10.1109/tns.2022.3155820 Ver en origen
- EISSN 1558-1578
- ISSN 0018-9499
Este/a investigador/a no tiene libros.
Hardware Fault Injection. In: Soft Errors in Modern Electronic Systems
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Portela Garcia, Marta
- Nicolaidis, Michael
Soft Errors in Modern Electronic Systems (p. 141-166) - 11/2010
Editor: SPRINGER
https://doi.org/10.1007/978-1-4419-6993-4_6 Ver en origen
- ISBN 978-1-4419-6992-7
A Recovery Mechanism for SET Protection Using Standard-Cells
- Arevalo Garbayo, Jose Maximino
- Garcia Valderas, Mario
- Lopez Ongil, Celia
- Entrena Arrontes, Luis Alfonso
- Portela Garcia, Marta
2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS) (p. 128-131) - 2011
Editor: IEEE - THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, INC
- ISBN 978-1-4577-0585-4
A method to assess the robustness of cryptographic circuits at the design stage
- Arevalo Garbayo, Jose Maximino
- Portela Garcia, Marta
- Garcia Valderas, Mario
- Lopez Ongil, Celia
- Entrena Arrontes, Luis Alfonso
27th Conference on Design of Circuits and Integrated Systems (DCIS 2012) (p. 1354-1360) - 2014
Editor: ELSEVIER B.V.
Analysis of Turbo Decoder Robustness Against SEU Effects
- Berrojo, L.
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Lestriez, B.
- Portela Garcia, Marta
- Entrena Arrontes, Luis Alfonso
8th European Workshop on Radiation Effects on Components and Systems (RADECS 2008) - 2008
Approximate logic functions for SET mitigation in sequential circuits
- Sanchez Clemente, Antonio Jose
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Lopez Ongil, Celia
XXVII International Conference on Design of Circuits and Integrated Circuits (DCIS 2012) (p. 195-200) - 2012
- ISBN 978295174614
Assesing SET Sensitivity of PLL
- Portela Garcia, Marta
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Entrena Arrontes, Luis Alfonso
- Thys, Geert
- Redant, Steven
Conference on Design of Circuits and Integrated Systems (DCIS) (p. 1-6) - 2014
Editor: IEEE INSTITUTE OF ELECTRICAL
- ISBN 978-1-4799-5743-9
Assessing SET Sensitivity of Mixed-Signal Circuits at Early Design Stages
- Fernandez Alvarez, Aranzazu
- Portela Garcia, Marta
- Garcia Valderas, Mario
- Lopez Ongil, Celia
- Ibanez, Samuel Sordo
- Meana, Servando Espejo
2019 34th Conference on Design of Circuits and Integrated Systems, DCIS 2019 (p. 1-6) - 2020
Editor: IEEE.THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, INC
10.1109/dcis201949030.2019.8959892 Ver en origen
- ISBN 978-1-7281-5459-6
Assessing SET sensitivity of a PLL
- Portela Garcia, Marta
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Entrena Arrontes, Luis Alfonso
- Thys, G.
- Redant, S.
2014 Conference on Design of Circuits and Integrated Circuits (DCIS) (p. 1-6) - 2014
Editor: IEEE Computer Society.
C-Element model for SET fault emulation
- Arevalo Garbayo, Jose Maximino
- Portela Garcia, Marta
- Garcia Valderas, Mario
- Lopez Ongil, Celia
- Entrena Arrontes, Luis Alfonso
14th Radiation Effects on Components and Systems (RADECS 2013) (p. 1-4) - 2013
Editor: IEEE - THE INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, INC
https://doi.org/10.1109/radecs.2013.6937389 Ver en origen
- ISBN 978-1-4673-5057-0
Embedded Emotion Recognition within Cyber-Physical Systems using Physiological Signals
- Miranda Calero, J.A.
- Marino, R.
- Lanza-Gutierrez, J.M.
- Riesgo, T.
- Garcia-Valderas, M.
- Lopez-Ongil, C.
Proceedings - 33rd Conference On Design Of Circuits And Integrated Systems, Dcis 2018 (p. 1-6) - 3/4/2019
Editor: Institute of Electrical and Electronics Engineers Inc.
10.1109/dcis.2018.8681496 Ver en origen
- ISBN 978-1-7281-0171-2
- ISSN/ISBN 9781728101712
Error masking with approximate logic circuits using dynamic probability estimations
- Sanchez Clemente, Antonio Jose
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
2014 IEEE 20th International On-Line Testing Symposium (IOLTS) (p. 134-139) - 2014
Editor: IEEE Computer Society.
Este/a investigador/a no tiene documentos de trabajo.
Este/a investigador/a no tiene informes técnicos.
TSI-020400-2009-17 - APOLO-PARTICIPACION ESPAÑOLA EN EL PROYECTO OPTIMISE (ANUALIDAD 2009).
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Portela Garcia, Marta
Ejecución: 18-02-2009 - 31-03-2010
Tipo: Europeo
Financiado por: MINISTERIO DE ENERGIA, TURISMO Y AGENDA DIGITAL
Actividades de soporte a los circuitos integrados diseñados en los proyectos REDSAT y QUANTUM
- Garcia Valderas, Mario
Ejecución: 16-02-2021 - 30-07-2021
Tipo: Regional
Financiado por: ARQUIMEA AEROSPACE DEFENCE AND SECURITY, S.L.U.
Adaptación de módulo criptográfico.
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- San Millan Heredia, Enrique
- Garcia Valderas, Mario
- Portela Garcia, Marta
- Lindoso Muñoz, Almudena
Ejecución: 01-06-2009 - 31-12-2009
Tipo: Nacional
Financiado por: CNI (CENTRO NACIONAL DE INTELIGENCIA)- Mº DEFENSA
Expte. 301026023900 - Ampliación del Sistema Acelerador Hardware de Tareas Criptográficas
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- Garcia Lorenz, Michael Victorio
- Garcia Valderas, Mario
Ejecución: 16-06-2006 - 20-03-2007
Tipo: Nacional
Financiado por: CENTRO NACIONAL DE INTELIGENCIA
TEC2010-22095-C03-03 - Análisis integral de circuitos y sistemas digitales para aplicaciones aeroespaciales, subproyecto "Diseño y verificación de sistemas digitales robustos"
- Lopez Ongil, Celia
- San Millan Heredia, Enrique
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Portela Garcia, Marta
- Lindoso Muñoz, Almudena
- Arevalo Garbayo, Jose Maximino
- Vaskova, Anna
- Martin Gonzalez, Honorio
- Velazco, Raoul
- Parra Avellaneda, Luis Isaias
- Sanchez Clemente, Antonio Jose
Ejecución: 01-01-2011 - 30-09-2014
Tipo: Nacional
Financiado por: MINISTERIO DE CIENCIA E INNOVACION
Expte.: 2006/1497 - Aplicación para Test de CPLD Coolrunner-II
- Lopez Ongil, Celia
- Entrena Arrontes, Luis Alfonso
- Garcia Valderas, Mario
- Portela Garcia, Marta
Ejecución: 18-06-2006 - 18-12-2006
Tipo: Nacional
Financiado por: INSTITUTO NACIONAL DE TECNICA AEROESPACIAL (INTA)
TSI-020400-2010-53 - Apolo-participación española en el proyecto optimise
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- San Millan Heredia, Enrique
- Garcia Valderas, Mario
- Portela Garcia, Marta
- Lindoso Muñoz, Almudena
- Zharikov Sanchez, Yuri
Ejecución: 06-05-2010 - 31-12-2012
Tipo: Europeo
Financiado por: MINISTERIO INDUSTRIA, TURISMO Y COMERCIO
Beam Hopping Enabled Digital ASIC
- Garcia Valderas, Mario
- Entrena Arrontes, Luis Alfonso
- Portela Garcia, Marta
Ejecución: 01-11-2015 - 01-09-2016
Tipo: Regional
Financiado por: ARQUIMEA INGENIERIA, S.L.U.
Beam Hopping enabled digital ASIC: Additional tasks
- Garcia Valderas, Mario
Ejecución: 01-02-2019 - 31-05-2019
Tipo: Regional
Financiado por: ARQUIMEA INGENIERIA, S.L.U.
FIT-330100-2006-92 - CIRCE, Contribución española al proyecto PARACHUTE (MEDEA+ 2A701)
- Entrena Arrontes, Luis Alfonso
- Lopez Ongil, Celia
- Garcia Valderas, Mario
- Portela Garcia, Marta
Ejecución: 01-01-2006 - 31-03-2008
Tipo: Europeo
Financiado por: MINISTERIO INDUSTRIA, TURISMO Y COMERCIO DIR. GRAL. DESARROLLO SOC. INFORMACION
Este/a investigador/a no tiene tesis dirigidas.
Este/a investigador/a no tiene patentes o licencias de software.
Grupos de investigación
Perfiles de investigador/a
-
ORCID
-
Web of Science ResearcherID
-
Scopus Author ID